Browse Wiki & Semantic Web

Jump to: navigation, search
Http://dbpedia.org/resource/SSE3
  This page has no properties.
hide properties that link here 
  No properties link to this page.
 
http://dbpedia.org/resource/SSE3
http://dbpedia.org/ontology/abstract SSE3, connu aussi par son nom de code inteSSE3, connu aussi par son nom de code interne Prescott New Instructions (PNI), est la troisième génération du jeu d'instructions SSE pour l'architecture IA-32. Intel a introduit SSE3 au début de l'année 2004 avec la version Prescott de son processeur Pentium 4. En avril 2005, AMD a introduit un sous-ensemble de SSE3 dans la révision E de leur processeur Athlon 64 (Venice et San Diego). Leur jeu d'instructions SIMD pour la plate-forme x86, du plus ancien au plus récent, sont MMX, 3DNow! (développé par AMD), SSE et SSE2., 3DNow! (développé par AMD), SSE et SSE2. , SSE3 (conosciuto anche con il nome di PresSSE3 (conosciuto anche con il nome di Prescott New Instructions o PNI) è un instruction set SIMD dell'architettura IA-32, sviluppato da Intel, che estende la precedente versione (SSE2). I primi set SIMD sulle piattaforme x86 sono stati l'MMX, e il 3DNow! (usato solo da parte di AMD), e successivamente SSE e SSE2. Intel ha introdotto le istruzioni SSE3 agli inizi del 2004 con il Pentium 4 basato sul core Prescott, mentre AMD ha provveduto a implementarne il supporto nei suoi Athlon 64, attraverso la "revision" E, solo nell'aprile 2005. Il set SSE3 originale aggiunge 13 nuove istruzioni rispetto al predecessore SSE2; la più rivoluzionaria di queste istruzioni consente di lavorare orizzontalmente in un registro in contrapposizione con quanto avveniva precedentemente in cui era possibile solo verticalmente. Più precisamente, sono state aggiunte le istruzioni per sommare e sottrarre i molteplici valori memorizzati in un singolo registro. Tali istruzioni semplificano l'implementazione di un gran numero di operazioni DSP e 3D. È inoltre presente una nuova istruzione per convertire i numeri a virgola mobile in interi senza interferire con il normale flusso dell'elaborazione della CPU, quindi senza creare stalli nella pipeline. Nel 2006, con il lancio dell'architettura Intel Core Microarchitecture è stata lanciata sul mercato un'evoluzione del set SSE3, chiamato SSSE3 che aggiunge altre 32 istruzioni e ottimizza una serie di aspetti del set originale.za una serie di aspetti del set originale. , SSE3 (англ. Streaming SIMD Extensions 3, пSSE3 (англ. Streaming SIMD Extensions 3, потокове SIMD-розширення процесора, також відоме як PNI(Prescott New Instruction)) — це SIMD (англ. Single Instruction, Multiple Data, Одна інструкція — багато даних) набір інструкцій, розроблених Intel, і представлених 2 лютого 2004 року у ядрі Prescott процесора Pentium 4. У 2005 AMD представила свою реалізацію SSE3 для процесорів Athlon 64. Набір SSE3 містить 13 інструкцій: FISTTP (x87), MOVSLDUP (SSE), MOVSHDUP (SSE), MOVDDUP (SSE2), LDDQU (SSE/SSE2), ADDSUBPD (SSE), ADDSUBPD (SSE2), HADDPS (SSE), HSUBPS (SSE), HADDPD (SSE2), HSUBPD (SSE2), MONITOR (аналога у реалізації SSE3 від AMD немає), MWAIT (також відсутній у реалізації SSE3 від AMD).акож відсутній у реалізації SSE3 від AMD). , SSE3, Streaming SIMD Extensions 3, also knSSE3, Streaming SIMD Extensions 3, also known by its Intel code name Prescott New Instructions (PNI), is the third iteration of the SSE instruction set for the IA-32 (x86) architecture. Intel introduced SSE3 in early 2004 with the Prescott revision of their Pentium 4 CPU. In April 2005, AMD introduced a subset of SSE3 in revision E (Venice and San Diego) of their Athlon 64 CPUs. The earlier SIMD instruction sets on the x86 platform, from oldest to newest, are MMX, 3DNow! (developed by AMD, but not supported by Intel processors), SSE, and SSE2. SSE3 contains 13 new instructions over SSE2.E3 contains 13 new instructions over SSE2. , Streaming SIMD Extensions 3 (SSE3, oznaczaStreaming SIMD Extensions 3 (SSE3, oznaczany również przez firmę Intel jako Prescott New Instructions lub PNI) – zestaw instrukcji SIMD wykorzystywany w architekturze IA-32. Wcześniejsze zestawy SIMD stosowane na platformie x86, od najstarszej to: MMX, 3DNow! (używany tylko przez AMD), SSE i SSE2. SSE3 wprowadza 13 nowych rozkazów w stosunku do swojego poprzednika SSE2, są to: * FISTTP – do konwersji liczb zmiennoprzecinkowych do całkowitych * ADDSUBPS, ADDSUBPD, MOVSLDUP, MOVSHDUP, MOVDDUP – do arytmetyki zespolonej * LDDQU – do kodowania wideo * HADDPS, HSUBPS, HADDPD, HSUBPD – do grafiki (SIMD FP/AOS) * MONITOR, MWAIT – do synchronizacji wątków Intel wprowadził SSE3 2 lutego 2004 roku wraz z procesorem Pentium 4 Prescott, natomiast firma AMD w procesorach Athlon 64 od wersji E.a AMD w procesorach Athlon 64 od wersji E. , Die Streaming SIMD Extensions 3 (kurz SSE3Die Streaming SIMD Extensions 3 (kurz SSE3) ist die zweite Erweiterung des SSE-Befehlssatzes. Sie ist auch unter dem Intel-Codenamen Prescott New Instructions (PNI) bekannt, da sie zuerst bei der Prescott-Variante des Pentium 4 ab Frühjahr 2004 verwendet wurde. AMD unterstützt diese Erweiterungen seit April 2005 und führte diese mit den E-Steppings beim Athlon 64, Opteron und Sempron ein. VIA bzw. Centaur unterstützen mit dem C7 ebenfalls die neuen Befehle. SSE3 ist eine erneute Erweiterung des SIMD-Befehlssatzes für die x86-Architektur (genauer die IA-32-Prozessorarchitektur). Die vorherigen Erweiterungen waren MMX, 3DNow, SSE und SSE2. SSE3 erweitert den SSE2-Befehlssatz um 13 neue Instruktionen: * fisttp zur Wandelung von Gleitkommazahlen in ganze Zahlen * addsubps, addsubpd, movsldup, movshdup, movddup für komplexe Arithmetik * lddqu zur Video-Kodierung * haddps, hsubps, haddpd, hsubpd zur Unterstützung der Grafik-Aufbereitung * monitor, mwait zur Thread-Kommunikation Die Unterstützung der letzten beiden Befehle muss mittels CPUID-Instruktion explizit geprüft werden, da sie Mehrkernprozessoren bzw. Hyper-Threading fähige CPUs voraussetzen. Die auffälligste Erweiterung ist die Ermöglichung von horizontaler Addition und Subtraktion in einem Register, die schon bei 3DNow möglich war. Dies vereinfacht die Programmierung von DSP- und 3D-Funktionen, während in den vorhergehenden SSE-Versionen mehr oder weniger nur vertikale Operationen möglich waren.r nur vertikale Operationen möglich waren. , De SSE3 uitbreiding op de IA-32 SSE2 instrDe SSE3 uitbreiding op de IA-32 SSE2 instructieset is door Intel ontwikkeld en begin 2004 voor het eerst gebruikt in de Prescott herziening van de Pentium 4 processor van dit bedrijf. AMD introduceerde later een subset van SSE3 in revisie E (Venetië en San Diego) van hun Athlon processoren. De meest opvallende verandering ten opzichte van SSE2 is de mogelijkheid om horizontaal te werken in een register, in tegenstelling tot de strikt verticale werking van alle voorgaande SSE-instructies. Instructies om op te tellen en af te trekken van meerdere waarden die zijn opgeslagen in een enkel register zijn toegevoegd. Deze instructies vereenvoudigen de uitvoering van een aantal DSP en 3D operaties.oering van een aantal DSP en 3D operaties. , SSE3 Conocido por el nombre en código que SSE3 Conocido por el nombre en código que le puso Intel, Prescott New Instructions (PNI) es la tercera generación de las instrucciones SSE para la arquitectura IA-32. Intel mostró las SSE3 a principios de 2004 con la revisión de su CPU Pentium 4 llamada Prescott. En abril de 2005 AMD sacó una parte del SSE3 en la revisión E (llamadas Venice y San Diego) de su CPU Athlon 64. SSE3 añade 13 nuevas instrucciones a SSE2.SSE3 añade 13 nuevas instrucciones a SSE2. , SSE3(Streaming SIMD Extensions 3),又稱PNI(PrSSE3(Streaming SIMD Extensions 3),又稱PNI(Prescott New Instructions),它指的是:在原有架構的處理器中,所第三次額外新增、添加的多媒體指令集,之前的兩次分別是SSE、SSE2。 SSE3是Intel公司所其原有IA-32架構的處理器所研創,並在2004年初的新款Pentium 4(P4E,Prescott核心)處理器中使用,之後2005年4月AMD公司也發表具備部分SSE3功效的處理器:Athlon 64(E3步進核心),此後的x86處理器也幾乎都具備SSE3的新指令集功能。 此外,在SSE3提出之前,x86架構的處理器先後已有多種多媒體指令集被提創與使用,先後順序大致是Intel MMX、AMD 3DNow!、Intel SSE、Intel SSE2等。 附帶一提的是,SSE3比在它之前的SSE2增加13條新指令。ntel SSE2等。 附帶一提的是,SSE3比在它之前的SSE2增加13條新指令。 , 인텔 코드이름 프레스캇 신규 명령어(Prescott New Instructi인텔 코드이름 프레스캇 신규 명령어(Prescott New Instructions)로 알려진 SSE3는 IA-32용 3번째 SSE명령어 집합이다. 인텔은 SSE3를 펜티엄 4 CPU인 프레스캇과 함께 2004년 초에 발표를 하였다. 2005년 4월에 AMD는 애슬론 64 CPU의 버전 E(베니스와 샌 디에고)에서 SSE3의 일부를 발표하였다. x86플랫폼에서의 이전 SIMD명령어 집합은 시간순으로 MMX (명령어 집합), 3DNow! (AMD에 의해 개발), SSE 그리고 SSE2이다. SSE3는 SSE2대비 13개의 새로운 명령어가 포함되어 있다.SE2이다. SSE3는 SSE2대비 13개의 새로운 명령어가 포함되어 있다. , SSE3 (PNI — Prescott New Instruction) — трSSE3 (PNI — Prescott New Instruction) — третья версия SIMD-расширения Intel, потомок SSE, SSE2 и MMX. Впервые представлено 2 февраля 2004 года в ядре Prescott процессора Pentium 4. В 2005 AMD предложила свою реализацию SSE3 для процессоров Athlon 64 (ядра Venice, San Diego и Newark). Набор SSE3 содержит 13 инструкций: FISTTP (x87), MOVSLDUP (SSE), MOVSHDUP (SSE), MOVDDUP (SSE2), LDDQU (SSE/SSE2), ADDSUBPD (SSE), ADDSUBPD (SSE2), HADDPS (SSE), HSUBPS (SSE), HADDPD (SSE2), HSUBPD (SSE2), MONITOR (нет аналога в SSE3 для AMD), MWAIT (нет аналога в SSE3 для AMD). Наиболее заметное изменение — возможность горизонтальной работы с регистрами. Если говорить более конкретно, добавлены команды сложения и вычитания нескольких значений, хранящихся в одном регистре. Эти команды упростили ряд DSP- и 3D-операций.Существует также новая команда для преобразования значений с плавающей точкой в целые без необходимости вносить изменения в глобальном режиме округления. Google Chrome начиная с версии 89 требует наличия этих инструкций версии 89 требует наличия этих инструкций
http://dbpedia.org/ontology/wikiPageExternalLink https://web.archive.org/web/20060531094837/http:/www.xbitlabs.com/articles/cpu/display/prescott_10.html +
http://dbpedia.org/ontology/wikiPageID 494502
http://dbpedia.org/ontology/wikiPageLength 4499
http://dbpedia.org/ontology/wikiPageRevisionID 1112081396
http://dbpedia.org/ontology/wikiPageWikiLink http://dbpedia.org/resource/MMX_%28instruction_set%29 + , http://dbpedia.org/resource/VIA_Technologies + , http://dbpedia.org/resource/Pentium + , http://dbpedia.org/resource/Sempron + , http://dbpedia.org/resource/Intel + , http://dbpedia.org/resource/AMD_Accelerated_Processing_Unit + , http://dbpedia.org/resource/Pentium_Extreme_Edition + , http://dbpedia.org/resource/Streaming_SIMD_Extensions + , http://dbpedia.org/resource/SSE2 + , http://dbpedia.org/resource/Pentium_Dual-Core + , http://dbpedia.org/resource/Athlon_64_X2 + , http://dbpedia.org/resource/Celeron + , http://dbpedia.org/resource/Category:X86_instructions + , http://dbpedia.org/resource/Xeon + , http://dbpedia.org/resource/AMD_10h + , http://dbpedia.org/resource/Category:SIMD_computing + , http://dbpedia.org/resource/AMD_FX + , http://dbpedia.org/resource/NetBurst_%28microarchitecture%29 + , http://dbpedia.org/resource/Intel_Core + , http://dbpedia.org/resource/Athlon_64 + , http://dbpedia.org/resource/Hyper-threading + , http://dbpedia.org/resource/Zen_%28microarchitecture%29 + , http://dbpedia.org/resource/VIA_C7 + , http://dbpedia.org/resource/AMD_Turion + , http://dbpedia.org/resource/3D_computer_graphics + , http://dbpedia.org/resource/Celeron_D + , http://dbpedia.org/resource/AMD + , http://dbpedia.org/resource/Opteron + , http://dbpedia.org/resource/Pentium_D + , http://dbpedia.org/resource/Pentium_4 + , http://dbpedia.org/resource/3DNow%21 + , http://dbpedia.org/resource/SIMD + , http://dbpedia.org/resource/Phenom_64_X2 + , http://dbpedia.org/resource/Transmeta_Efficeon + , http://dbpedia.org/resource/Centaur_Technology + , http://dbpedia.org/resource/Intel_Atom + , http://dbpedia.org/resource/VIA_Nano + , http://dbpedia.org/resource/IA-32 + , http://dbpedia.org/resource/Instruction_pipeline + , http://dbpedia.org/resource/Digital_signal_processing + , http://dbpedia.org/resource/MOVDDUP + , http://dbpedia.org/resource/X86 +
http://dbpedia.org/property/wikiPageUsesTemplate http://dbpedia.org/resource/Template:Distinguish + , http://dbpedia.org/resource/Template:Multimedia_extensions + , http://dbpedia.org/resource/Template:Unreferenced +
http://purl.org/dc/terms/subject http://dbpedia.org/resource/Category:SIMD_computing + , http://dbpedia.org/resource/Category:X86_instructions +
http://purl.org/linguistics/gold/hypernym http://dbpedia.org/resource/Iteration +
http://www.w3.org/ns/prov#wasDerivedFrom http://en.wikipedia.org/wiki/SSE3?oldid=1112081396&ns=0 +
http://xmlns.com/foaf/0.1/isPrimaryTopicOf http://en.wikipedia.org/wiki/SSE3 +
owl:differentFrom http://dbpedia.org/resource/SSSE3 +
owl:sameAs http://it.dbpedia.org/resource/SSE3 + , http://fa.dbpedia.org/resource/SSE3 + , http://nl.dbpedia.org/resource/SSE3 + , http://pl.dbpedia.org/resource/SSE3 + , http://dbpedia.org/resource/SSE3 + , http://hu.dbpedia.org/resource/SSE3 + , http://uk.dbpedia.org/resource/SSE3 + , http://ru.dbpedia.org/resource/SSE3 + , http://fr.dbpedia.org/resource/SSE3 + , http://zh.dbpedia.org/resource/SSE3 + , http://de.dbpedia.org/resource/Streaming_SIMD_Extensions_3 + , http://rdf.freebase.com/ns/m.02h6lw + , https://global.dbpedia.org/id/DJXv + , http://no.dbpedia.org/resource/SSE3 + , http://ko.dbpedia.org/resource/SSE3 + , http://yago-knowledge.org/resource/SSE3 + , http://www.wikidata.org/entity/Q1152888 + , http://es.dbpedia.org/resource/SSE3 +
rdf:type http://dbpedia.org/class/yago/Whole100003553 + , http://dbpedia.org/class/yago/WikicatIntelMicroprocessors + , http://dbpedia.org/class/yago/Object100002684 + , http://dbpedia.org/class/yago/SemiconductorDevice104171831 + , http://dbpedia.org/class/yago/Microprocessor103760310 + , http://dbpedia.org/class/yago/Conductor103088707 + , http://dbpedia.org/ontology/VideoGame + , http://dbpedia.org/class/yago/WikicatMicroprocessors + , http://dbpedia.org/class/yago/Instrumentality103575240 + , http://dbpedia.org/class/yago/Device103183080 + , http://dbpedia.org/class/yago/Chip103020034 + , http://dbpedia.org/class/yago/PhysicalEntity100001930 + , http://dbpedia.org/class/yago/Artifact100021939 +
rdfs:comment Streaming SIMD Extensions 3 (SSE3, oznaczaStreaming SIMD Extensions 3 (SSE3, oznaczany również przez firmę Intel jako Prescott New Instructions lub PNI) – zestaw instrukcji SIMD wykorzystywany w architekturze IA-32. Wcześniejsze zestawy SIMD stosowane na platformie x86, od najstarszej to: MMX, 3DNow! (używany tylko przez AMD), SSE i SSE2. SSE3 wprowadza 13 nowych rozkazów w stosunku do swojego poprzednika SSE2, są to: Intel wprowadził SSE3 2 lutego 2004 roku wraz z procesorem Pentium 4 Prescott, natomiast firma AMD w procesorach Athlon 64 od wersji E.a AMD w procesorach Athlon 64 od wersji E. , De SSE3 uitbreiding op de IA-32 SSE2 instrDe SSE3 uitbreiding op de IA-32 SSE2 instructieset is door Intel ontwikkeld en begin 2004 voor het eerst gebruikt in de Prescott herziening van de Pentium 4 processor van dit bedrijf. AMD introduceerde later een subset van SSE3 in revisie E (Venetië en San Diego) van hun Athlon processoren. en San Diego) van hun Athlon processoren. , SSE3, connu aussi par son nom de code inteSSE3, connu aussi par son nom de code interne Prescott New Instructions (PNI), est la troisième génération du jeu d'instructions SSE pour l'architecture IA-32. Intel a introduit SSE3 au début de l'année 2004 avec la version Prescott de son processeur Pentium 4. En avril 2005, AMD a introduit un sous-ensemble de SSE3 dans la révision E de leur processeur Athlon 64 (Venice et San Diego). Leur jeu d'instructions SIMD pour la plate-forme x86, du plus ancien au plus récent, sont MMX, 3DNow! (développé par AMD), SSE et SSE2., 3DNow! (développé par AMD), SSE et SSE2. , SSE3 (conosciuto anche con il nome di PresSSE3 (conosciuto anche con il nome di Prescott New Instructions o PNI) è un instruction set SIMD dell'architettura IA-32, sviluppato da Intel, che estende la precedente versione (SSE2). I primi set SIMD sulle piattaforme x86 sono stati l'MMX, e il 3DNow! (usato solo da parte di AMD), e successivamente SSE e SSE2. Intel ha introdotto le istruzioni SSE3 agli inizi del 2004 con il Pentium 4 basato sul core Prescott, mentre AMD ha provveduto a implementarne il supporto nei suoi Athlon 64, attraverso la "revision" E, solo nell'aprile 2005.so la "revision" E, solo nell'aprile 2005. , SSE3 Conocido por el nombre en código que SSE3 Conocido por el nombre en código que le puso Intel, Prescott New Instructions (PNI) es la tercera generación de las instrucciones SSE para la arquitectura IA-32. Intel mostró las SSE3 a principios de 2004 con la revisión de su CPU Pentium 4 llamada Prescott. En abril de 2005 AMD sacó una parte del SSE3 en la revisión E (llamadas Venice y San Diego) de su CPU Athlon 64. SSE3 añade 13 nuevas instrucciones a SSE2.SSE3 añade 13 nuevas instrucciones a SSE2. , 인텔 코드이름 프레스캇 신규 명령어(Prescott New Instructi인텔 코드이름 프레스캇 신규 명령어(Prescott New Instructions)로 알려진 SSE3는 IA-32용 3번째 SSE명령어 집합이다. 인텔은 SSE3를 펜티엄 4 CPU인 프레스캇과 함께 2004년 초에 발표를 하였다. 2005년 4월에 AMD는 애슬론 64 CPU의 버전 E(베니스와 샌 디에고)에서 SSE3의 일부를 발표하였다. x86플랫폼에서의 이전 SIMD명령어 집합은 시간순으로 MMX (명령어 집합), 3DNow! (AMD에 의해 개발), SSE 그리고 SSE2이다. SSE3는 SSE2대비 13개의 새로운 명령어가 포함되어 있다.SE2이다. SSE3는 SSE2대비 13개의 새로운 명령어가 포함되어 있다. , SSE3, Streaming SIMD Extensions 3, also knSSE3, Streaming SIMD Extensions 3, also known by its Intel code name Prescott New Instructions (PNI), is the third iteration of the SSE instruction set for the IA-32 (x86) architecture. Intel introduced SSE3 in early 2004 with the Prescott revision of their Pentium 4 CPU. In April 2005, AMD introduced a subset of SSE3 in revision E (Venice and San Diego) of their Athlon 64 CPUs. The earlier SIMD instruction sets on the x86 platform, from oldest to newest, are MMX, 3DNow! (developed by AMD, but not supported by Intel processors), SSE, and SSE2. SSE3 contains 13 new instructions over SSE2.E3 contains 13 new instructions over SSE2. , Die Streaming SIMD Extensions 3 (kurz SSE3Die Streaming SIMD Extensions 3 (kurz SSE3) ist die zweite Erweiterung des SSE-Befehlssatzes. Sie ist auch unter dem Intel-Codenamen Prescott New Instructions (PNI) bekannt, da sie zuerst bei der Prescott-Variante des Pentium 4 ab Frühjahr 2004 verwendet wurde. AMD unterstützt diese Erweiterungen seit April 2005 und führte diese mit den E-Steppings beim Athlon 64, Opteron und Sempron ein. VIA bzw. Centaur unterstützen mit dem C7 ebenfalls die neuen Befehle. SSE3 erweitert den SSE2-Befehlssatz um 13 neue Instruktionen:SSE2-Befehlssatz um 13 neue Instruktionen: , SSE3 (англ. Streaming SIMD Extensions 3, пSSE3 (англ. Streaming SIMD Extensions 3, потокове SIMD-розширення процесора, також відоме як PNI(Prescott New Instruction)) — це SIMD (англ. Single Instruction, Multiple Data, Одна інструкція — багато даних) набір інструкцій, розроблених Intel, і представлених 2 лютого 2004 року у ядрі Prescott процесора Pentium 4. У 2005 AMD представила свою реалізацію SSE3 для процесорів Athlon 64. реалізацію SSE3 для процесорів Athlon 64. , SSE3(Streaming SIMD Extensions 3),又稱PNI(PrSSE3(Streaming SIMD Extensions 3),又稱PNI(Prescott New Instructions),它指的是:在原有架構的處理器中,所第三次額外新增、添加的多媒體指令集,之前的兩次分別是SSE、SSE2。 SSE3是Intel公司所其原有IA-32架構的處理器所研創,並在2004年初的新款Pentium 4(P4E,Prescott核心)處理器中使用,之後2005年4月AMD公司也發表具備部分SSE3功效的處理器:Athlon 64(E3步進核心),此後的x86處理器也幾乎都具備SSE3的新指令集功能。 此外,在SSE3提出之前,x86架構的處理器先後已有多種多媒體指令集被提創與使用,先後順序大致是Intel MMX、AMD 3DNow!、Intel SSE、Intel SSE2等。 附帶一提的是,SSE3比在它之前的SSE2增加13條新指令。ntel SSE2等。 附帶一提的是,SSE3比在它之前的SSE2增加13條新指令。 , SSE3 (PNI — Prescott New Instruction) — трSSE3 (PNI — Prescott New Instruction) — третья версия SIMD-расширения Intel, потомок SSE, SSE2 и MMX. Впервые представлено 2 февраля 2004 года в ядре Prescott процессора Pentium 4. В 2005 AMD предложила свою реализацию SSE3 для процессоров Athlon 64 (ядра Venice, San Diego и Newark). Набор SSE3 содержит 13 инструкций: FISTTP (x87), MOVSLDUP (SSE), MOVSHDUP (SSE), MOVDDUP (SSE2), LDDQU (SSE/SSE2), ADDSUBPD (SSE), ADDSUBPD (SSE2), HADDPS (SSE), HSUBPS (SSE), HADDPD (SSE2), HSUBPD (SSE2), MONITOR (нет аналога в SSE3 для AMD), MWAIT (нет аналога в SSE3 для AMD). AMD), MWAIT (нет аналога в SSE3 для AMD).
rdfs:label SSE3 , Streaming SIMD Extensions 3
hide properties that link here 
http://dbpedia.org/resource/SSE_3 + http://dbpedia.org/ontology/wikiPageRedirects
http://dbpedia.org/resource/Visual_Instruction_Set + , http://dbpedia.org/resource/Pentium_D + , http://dbpedia.org/resource/KFRlib + , http://dbpedia.org/resource/Kaby_Lake + , http://dbpedia.org/resource/Integrated_Performance_Primitives + , http://dbpedia.org/resource/Intel_C%2B%2B_Compiler + , http://dbpedia.org/resource/List_of_AMD_Turion_processors + , http://dbpedia.org/resource/Athlon_X4 + , http://dbpedia.org/resource/VIA_Nano + , http://dbpedia.org/resource/List_of_AMD_FX_processors + , http://dbpedia.org/resource/MOVDDUP + , http://dbpedia.org/resource/HLT_%28x86_instruction%29 + , http://dbpedia.org/resource/SWAR + , http://dbpedia.org/resource/Gulftown + , http://dbpedia.org/resource/SETI@home + , http://dbpedia.org/resource/Intel_Core + , http://dbpedia.org/resource/Goldmont + , http://dbpedia.org/resource/Tremont_%28microarchitecture%29 + , http://dbpedia.org/resource/Penryn_%28microarchitecture%29 + , http://dbpedia.org/resource/Celeron + , http://dbpedia.org/resource/Goldmont_Plus + , http://dbpedia.org/resource/Nehalem_%28microarchitecture%29 + , http://dbpedia.org/resource/Intel_Core_2 + , http://dbpedia.org/resource/Pentium_Dual-Core + , http://dbpedia.org/resource/Haswell_%28microarchitecture%29 + , http://dbpedia.org/resource/Intrinsic_function + , http://dbpedia.org/resource/Google_Chrome_version_history + , http://dbpedia.org/resource/Intel_Ivy_Bridge%E2%80%93based_Xeon_microprocessors + , http://dbpedia.org/resource/Hackintosh + , http://dbpedia.org/resource/Jaguar_%28microarchitecture%29 + , http://dbpedia.org/resource/Enthusiast_computing + , http://dbpedia.org/resource/Swiftfox + , http://dbpedia.org/resource/Firefox_version_history + , http://dbpedia.org/resource/P6_%28microarchitecture%29 + , http://dbpedia.org/resource/List_of_Intel_Core_i7_processors + , http://dbpedia.org/resource/List_of_Intel_Xeon_processors_%28Cascade_Lake-based%29 + , http://dbpedia.org/resource/List_of_VIA_C7_microprocessors + , http://dbpedia.org/resource/List_of_VIA_Eden_microprocessors + , http://dbpedia.org/resource/List_of_VIA_Nano_microprocessors + , http://dbpedia.org/resource/List_of_VIA_microprocessor_cores + , http://dbpedia.org/resource/Pentium_4 + , http://dbpedia.org/resource/Google_Chrome + , http://dbpedia.org/resource/Einstein@Home + , http://dbpedia.org/resource/Intel_Atom + , http://dbpedia.org/resource/Westmere_%28microarchitecture%29 + , http://dbpedia.org/resource/List_of_Intel_Core_2_processors + , http://dbpedia.org/resource/VIA_C7 + , http://dbpedia.org/resource/Clarksfield_%28microprocessor%29 + , http://dbpedia.org/resource/LGA_2011 + , http://dbpedia.org/resource/Sandy_Bridge + , http://dbpedia.org/resource/Ivy_Bridge_%28microarchitecture%29 + , http://dbpedia.org/resource/OpenCL + , http://dbpedia.org/resource/FLOPS + , http://dbpedia.org/resource/Pentium + , http://dbpedia.org/resource/Ryzen + , http://dbpedia.org/resource/Opteron + , http://dbpedia.org/resource/Epyc + , http://dbpedia.org/resource/Phenom_II + , http://dbpedia.org/resource/3DNow%21 + , http://dbpedia.org/resource/Athlon_64 + , http://dbpedia.org/resource/Athlon_64_X2 + , http://dbpedia.org/resource/AMD_10h + , http://dbpedia.org/resource/AMD_FX + , http://dbpedia.org/resource/AMD_Phenom + , http://dbpedia.org/resource/AMD_Turion + , http://dbpedia.org/resource/Sempron + , http://dbpedia.org/resource/Sapphire_Rapids + , http://dbpedia.org/resource/List_of_AMD_Athlon_64_processors + , http://dbpedia.org/resource/List_of_AMD_Athlon_II_processors + , http://dbpedia.org/resource/List_of_AMD_Athlon_X2_processors + , http://dbpedia.org/resource/List_of_AMD_Phenom_processors + , http://dbpedia.org/resource/List_of_AMD_accelerated_processing_units + , http://dbpedia.org/resource/Transmeta + , http://dbpedia.org/resource/List_of_AMD_CPU_microarchitectures + , http://dbpedia.org/resource/List_of_AMD_Opteron_processors + , http://dbpedia.org/resource/List_of_AMD_mobile_processors + , http://dbpedia.org/resource/X86_assembly_language + , http://dbpedia.org/resource/List_of_Intel_processors + , http://dbpedia.org/resource/Athlon_II + , http://dbpedia.org/resource/CPUID + , http://dbpedia.org/resource/Socket_AM2 + , http://dbpedia.org/resource/Sierra_Forest + , http://dbpedia.org/resource/Single_instruction%2C_multiple_data + , http://dbpedia.org/resource/Socket_939 + , http://dbpedia.org/resource/Yonah_%28microprocessor%29 + , http://dbpedia.org/resource/Broadwell_%28microarchitecture%29 + , http://dbpedia.org/resource/List_of_Intel_Xeon_processors_%28Skylake-based%29 + , http://dbpedia.org/resource/X86-64 + , http://dbpedia.org/resource/X86 + , http://dbpedia.org/resource/List_of_Mac_models_grouped_by_CPU_type + , http://dbpedia.org/resource/Alder_Lake + , http://dbpedia.org/resource/Comparison_of_instruction_set_architectures + , http://dbpedia.org/resource/X86_instruction_listings + , http://dbpedia.org/resource/X87 + , http://dbpedia.org/resource/FastCode + , http://dbpedia.org/resource/Table_of_AMD_processors + , http://dbpedia.org/resource/List_of_Intel_Xeon_processors_%28Broadwell-based%29 + , http://dbpedia.org/resource/List_of_Intel_Xeon_processors_%28Ivy_Bridge-based%29 + , http://dbpedia.org/resource/List_of_Intel_Xeon_processors_%28Nehalem-based%29 + , http://dbpedia.org/resource/List_of_AMD_Athlon_processors + , http://dbpedia.org/resource/List_of_Intel_Core_i9_processors + , http://dbpedia.org/resource/List_of_Intel_Xeon_processors_%28Core-based%29 + , http://dbpedia.org/resource/List_of_Intel_Xeon_processors_%28NetBurst-based%29 + , http://dbpedia.org/resource/SSSE3 + , http://dbpedia.org/resource/Bobcat_%28microarchitecture%29 + , http://dbpedia.org/resource/Streaming_SIMD_Extensions + , http://dbpedia.org/resource/SSE2 + , http://dbpedia.org/resource/Puma_%28microarchitecture%29 + , http://dbpedia.org/resource/List_of_Intel_Xeon_processors_%28Haswell-based%29 + , http://dbpedia.org/resource/Skylake_%28microarchitecture%29 + , http://dbpedia.org/resource/Rocket_Lake + , http://dbpedia.org/resource/Coffee_Lake + , http://dbpedia.org/resource/Gracemont_%28microarchitecture%29 + , http://dbpedia.org/resource/Intel_Core_%28microarchitecture%29 + , http://dbpedia.org/resource/NetBurst_%28microarchitecture%29 + , http://dbpedia.org/resource/Cascade_Lake_%28microprocessor%29 + , http://dbpedia.org/resource/Silvermont + , http://dbpedia.org/resource/List_of_Intel_Celeron_processors + , http://dbpedia.org/resource/List_of_Intel_Pentium_processors + , http://dbpedia.org/resource/Intel_Sandy_Bridge-based_Xeon_microprocessors + , http://dbpedia.org/resource/Comet_Lake + , http://dbpedia.org/resource/Cooper_Lake_%28microprocessor%29 + , http://dbpedia.org/resource/Emerald_Rapids + , http://dbpedia.org/resource/Golden_Cove + , http://dbpedia.org/resource/Willow_Cove + , http://dbpedia.org/resource/List_of_Intel_Atom_processors + , http://dbpedia.org/resource/List_of_Intel_Core_processors + , http://dbpedia.org/resource/List_of_Intel_Pentium_4_processors + , http://dbpedia.org/resource/List_of_Intel_Pentium_D_processors + , http://dbpedia.org/resource/Arrandale + , http://dbpedia.org/resource/Bloomfield_%28microprocessor%29 + , http://dbpedia.org/resource/Sunny_Cove_%28microarchitecture%29 + , http://dbpedia.org/resource/Swiftweasel + , http://dbpedia.org/resource/Clarkdale_%28microprocessor%29 + , http://dbpedia.org/resource/Cannon_Lake_%28microprocessor%29 + , http://dbpedia.org/resource/Raptor_Lake + , http://dbpedia.org/resource/Lynnfield_%28microprocessor%29 + , http://dbpedia.org/resource/Tolapai + , http://dbpedia.org/resource/Whiskey_Lake + , http://dbpedia.org/resource/List_of_Intel_Xeon_processors_%28Kaby_Lake-based%29 + , http://dbpedia.org/resource/List_of_Intel_Xeon_processors_%28Yonah-based%29 + , http://dbpedia.org/resource/Bonnell_%28microarchitecture%29 + , http://dbpedia.org/resource/List_of_Intel_Core_i3_processors + , http://dbpedia.org/resource/List_of_Intel_Core_i5_processors + , http://dbpedia.org/resource/List_of_Intel_Core_M_processors + , http://dbpedia.org/resource/PNI + , http://dbpedia.org/resource/List_of_Intel_Xeon_processors_%28Sandy_Bridge-based%29 + , http://dbpedia.org/resource/List_of_AMD_Sempron_processors + , http://dbpedia.org/resource/SSE_3 + , http://dbpedia.org/resource/Prescott_New_Instructions + http://dbpedia.org/ontology/wikiPageWikiLink
http://dbpedia.org/resource/Gulftown + , http://dbpedia.org/resource/Pentium_Dual-Core + , http://dbpedia.org/resource/Clarksfield_%28microprocessor%29 + , http://dbpedia.org/resource/Epyc + , http://dbpedia.org/resource/Phenom_II + , http://dbpedia.org/resource/Athlon_64 + , http://dbpedia.org/resource/Athlon_64_X2 + , http://dbpedia.org/resource/AMD_Phenom + , http://dbpedia.org/resource/Arrandale + , http://dbpedia.org/resource/Bloomfield_%28microprocessor%29 + , http://dbpedia.org/resource/Clarkdale_%28microprocessor%29 + , http://dbpedia.org/resource/Lynnfield_%28microprocessor%29 + http://dbpedia.org/property/arch
http://dbpedia.org/resource/Kaby_Lake + , http://dbpedia.org/resource/Intel_Core + , http://dbpedia.org/resource/Goldmont + , http://dbpedia.org/resource/Tremont_%28microarchitecture%29 + , http://dbpedia.org/resource/Penryn_%28microarchitecture%29 + , http://dbpedia.org/resource/Goldmont_Plus + , http://dbpedia.org/resource/Nehalem_%28microarchitecture%29 + , http://dbpedia.org/resource/P6_%28microarchitecture%29 + , http://dbpedia.org/resource/Intel_Atom + , http://dbpedia.org/resource/Westmere_%28microarchitecture%29 + , http://dbpedia.org/resource/Sandy_Bridge + , http://dbpedia.org/resource/Ivy_Bridge_%28microarchitecture%29 + , http://dbpedia.org/resource/Sapphire_Rapids + , http://dbpedia.org/resource/Sierra_Forest + , http://dbpedia.org/resource/Broadwell_%28microarchitecture%29 + , http://dbpedia.org/resource/X86 + , http://dbpedia.org/resource/Alder_Lake + , http://dbpedia.org/resource/Skylake_%28microarchitecture%29 + , http://dbpedia.org/resource/Rocket_Lake + , http://dbpedia.org/resource/Coffee_Lake + , http://dbpedia.org/resource/Gracemont_%28microarchitecture%29 + , http://dbpedia.org/resource/Intel_Core_%28microarchitecture%29 + , http://dbpedia.org/resource/Cascade_Lake_%28microprocessor%29 + , http://dbpedia.org/resource/Silvermont + , http://dbpedia.org/resource/Comet_Lake + , http://dbpedia.org/resource/Cooper_Lake_%28microprocessor%29 + , http://dbpedia.org/resource/Emerald_Rapids + , http://dbpedia.org/resource/Golden_Cove + , http://dbpedia.org/resource/Willow_Cove + , http://dbpedia.org/resource/Sunny_Cove_%28microarchitecture%29 + , http://dbpedia.org/resource/Cannon_Lake_%28microprocessor%29 + , http://dbpedia.org/resource/Raptor_Lake + , http://dbpedia.org/resource/Whiskey_Lake + , http://dbpedia.org/resource/Bonnell_%28microarchitecture%29 + http://dbpedia.org/property/extensions
http://en.wikipedia.org/wiki/SSE3 + http://xmlns.com/foaf/0.1/primaryTopic
http://dbpedia.org/resource/SSE3 + owl:sameAs
 

 

Enter the name of the page to start semantic browsing from.