| http://dbpedia.org/ontology/abstract
|
DDR edo Double Data Rate SDRAM teknologiako memoria hegazkorra, moduluetan eskuragarriak. Datu-transferentzia erloju ziklo batean kanal bi desberdinetatik ahalbidetzen dute aldiberean.
, Double data rate je ve výpočetní technice … Double data rate je ve výpočetní technice metoda, při které jsou data přenášena s náběžnou i sestupnou hranou hodinového signálu. Dalšími používanými termíny jsou double pumped, dual-pumped a double transition. V oblasti NAND flash pamětí je používán termín toggle mode.ash pamětí je používán termín toggle mode.
, Double Data Rate (DDR, engl., auch: double … Double Data Rate (DDR, engl., auch: double pumped) bezeichnet in der Computertechnik ein Verfahren, mit dem Daten auf einem Datenbus mit doppelter Datenrate übertragen werden können. Ähnliche Verfahren sind Quadruple Data Rate (QDR) mit vierfacher und Octal Data Rate (ODR) mit achtfacher Datenrate. Data Rate (ODR) mit achtfacher Datenrate.
, Em computação, um barramento de computador operando com double data rate (em em português: taxa de transferência dobrada) transfere dados na subida e na descida do sinal de clock.
, In computing, a computer bus operating wit … In computing, a computer bus operating with double data rate (DDR) transfers data on both the rising and falling edges of the clock signal. This is also known as double pumped, dual-pumped, and double transition. The term toggle mode is used in the context of NAND flash memory. used in the context of NAND flash memory.
, Un bus informatique ou une mémoire fonctio … Un bus informatique ou une mémoire fonctionnant en double data rate (« débit de données double »), ou DDR, transfère les données à la fois sur le front montant et sur le front descendant des impulsions d'horloge, ce qui a pour effet de doubler le débit du bus en évitant les problèmes de synchronisation (timing skew). La technique de DDR est utilisée pour différents bus et mémoires tels que :
* Front side bus ;
* Ultra 3 SCSI ;
* bus AGP ;
* DDR SDRAM. L'évolution du DDR est passée au quad data rate. Le Pentium 4 d'Intel, par exemple, utilise cette technique pour arriver à 800 MT/s (200 MHz × 4), 1 066 MT/s (266 MHz × 4), ou 1 333 MT/s (333 Mhz × 4). Avec une largeur de bus de 64 bits (8 octets), cela donne des débits théoriques de 200 MHz × 4 × 8 (Octets) = 800 MT/s × 8 (Octets) = 6,4 Go/s à 10,664 Go/s. De la même façon, le bus des puces Socket 754 et Socket 939 d'AMD utilise respectivement le « double-pumped » et le dual « double-pumped » (Dual Channel). Un remplacement au doublage ou au quadruplage est de faire en sorte que les connexions s'auto-synchronisent. Cette option a été choisie par les fabricants Infiniband et PCI Express. Il est souvent difficile de connaître la réelle vitesse d'un matériel DDR. Certains évoquent la vitesse de la fréquence d'horloge et d'autres se réfèrent au nombre de transfert par seconde. Il est moins ambigu de parler de la bande passante brute d'un bus car cela prend aussi en compte la largeur du bus : ainsi, une mémoire DDR SDRAM fonctionnant à une fréquence d'horloge de 100 MHz avec une vitesse de transfert équivalente à une SDR SDRAM fonctionnant à 200 MHz est appelée DDR-200 et PC-1600, si on se réfère à la bande passante (voir DDR SDRAM). Toutefois, cela ne prend pas en compte le protocole de gestion du bus et le temps de latence, éléments qui peuvent pourtant réduire la bande passante effective à une fraction de la bande passante brute.à une fraction de la bande passante brute.
, 在计算中，以双倍数据速率（英語：double data rate, DDR）运行的计算机总线在定时器信号的上下行信号边缘传输数据。此方式或称为双泵浦和双过渡。术语切换模式用于NAND闪存的上下文中。
|
| http://dbpedia.org/ontology/thumbnail
|
http://commons.wikimedia.org/wiki/Special:FilePath/SDR_DDR_QDR.svg?width=300 +
|
| http://dbpedia.org/ontology/wikiPageID
|
1154712
|
| http://dbpedia.org/ontology/wikiPageLength
|
6085
|
| http://dbpedia.org/ontology/wikiPageRevisionID
|
1120016994
|
| http://dbpedia.org/ontology/wikiPageWikiLink
|
http://dbpedia.org/resource/Computing +
, http://dbpedia.org/resource/GDDR5 +
, http://dbpedia.org/resource/Flash_memory +
, http://dbpedia.org/resource/InfiniBand +
, http://dbpedia.org/resource/Clock_signal +
, http://dbpedia.org/resource/Parallel_SCSI +
, http://dbpedia.org/resource/Computer_bus +
, http://dbpedia.org/resource/GDDR +
, http://dbpedia.org/resource/Transfer_%28computing%29 +
, http://dbpedia.org/resource/RDRAM +
, http://dbpedia.org/resource/XDR_DRAM +
, http://dbpedia.org/resource/PCI_Express +
, http://dbpedia.org/resource/Electronic_circuit +
, http://dbpedia.org/resource/Frequency +
, http://dbpedia.org/resource/DDR5_SDRAM +
, http://dbpedia.org/resource/GDDR_SDRAM +
, http://dbpedia.org/resource/Signalling_%28telecommunications%29 +
, http://dbpedia.org/resource/DDR2_SDRAM +
, http://dbpedia.org/resource/PCI-X +
, http://dbpedia.org/resource/Category:Digital_electronics +
, http://dbpedia.org/resource/GDDR6_SDRAM +
, http://dbpedia.org/resource/GDDR3_SDRAM +
, http://dbpedia.org/resource/GDDR4_SDRAM +
, http://dbpedia.org/resource/Megabytes_per_second +
, http://dbpedia.org/resource/Analog-to-digital_converter +
, http://dbpedia.org/resource/Front-side_bus +
, http://dbpedia.org/resource/Beat_%28music%29 +
, http://dbpedia.org/resource/Registered_memory +
, http://dbpedia.org/resource/DDR_SDRAM +
, http://dbpedia.org/resource/GDDR5_SDRAM +
, http://dbpedia.org/resource/DDR3_SDRAM +
, http://dbpedia.org/resource/Accelerated_Graphics_Port +
, http://dbpedia.org/resource/Megatransfers_per_second +
, http://dbpedia.org/resource/Hertz +
, http://dbpedia.org/resource/DDR5 +
, http://dbpedia.org/resource/Signal_integrity +
, http://dbpedia.org/resource/DIMM +
, http://dbpedia.org/resource/Pumping_%28computer_systems%29 +
, http://dbpedia.org/resource/File:SDR_DDR_QDR.svg +
, http://dbpedia.org/resource/AMD +
, http://dbpedia.org/resource/CAS_latency +
, http://dbpedia.org/resource/LPDDR2 +
, http://dbpedia.org/resource/Self-clocking_signal +
, http://dbpedia.org/resource/Category:Clock_signal +
, http://dbpedia.org/resource/List_of_interface_bit_rates +
, http://dbpedia.org/resource/Dual-channel_architecture +
, http://dbpedia.org/resource/Quad_data_rate +
, http://dbpedia.org/resource/DDR4_SDRAM +
, http://dbpedia.org/resource/HyperTransport +
, http://dbpedia.org/resource/Athlon_64 +
, http://dbpedia.org/resource/SDRAM +
|
| http://dbpedia.org/property/wikiPageUsesTemplate
|
http://dbpedia.org/resource/Template:Reflist +
, http://dbpedia.org/resource/Template:Citation_needed +
, http://dbpedia.org/resource/Template:Spaced_ndash +
|
| http://purl.org/dc/terms/subject
|
http://dbpedia.org/resource/Category:Clock_signal +
, http://dbpedia.org/resource/Category:Digital_electronics +
|
| http://www.w3.org/ns/prov#wasDerivedFrom
|
http://en.wikipedia.org/wiki/Double_data_rate?oldid=1120016994&ns=0 +
|
| http://xmlns.com/foaf/0.1/depiction
|
http://commons.wikimedia.org/wiki/Special:FilePath/SDR_DDR_QDR.svg +
|
| http://xmlns.com/foaf/0.1/isPrimaryTopicOf
|
http://en.wikipedia.org/wiki/Double_data_rate +
|
| owl:sameAs |
http://pt.dbpedia.org/resource/Double_data_rate +
, http://www.wikidata.org/entity/Q1251396 +
, http://fa.dbpedia.org/resource/%D9%86%D8%B1%D8%AE_%D8%AF%D9%88%D8%A8%D8%B1%D8%A7%D8%A8%D8%B1_%D8%AF%D8%A7%D8%AF%D9%87%E2%80%8C%D9%87%D8%A7 +
, https://global.dbpedia.org/id/Hby7 +
, http://de.dbpedia.org/resource/Double_Data_Rate +
, http://eu.dbpedia.org/resource/Double_Data_Rate +
, http://rdf.freebase.com/ns/m.04bvvd +
, http://cs.dbpedia.org/resource/Double_data_rate +
, http://sr.dbpedia.org/resource/%D0%94%D0%B2%D0%BE%D1%81%D1%82%D1%80%D1%83%D0%BA%D0%B0_%D0%B1%D1%80%D0%B7%D0%B8%D0%BD%D0%B0_%D0%BF%D1%80%D0%B5%D0%BD%D0%BE%D1%81%D0%B0_%D0%BF%D0%BE%D0%B4%D0%B0%D1%82%D0%B0%D0%BA%D0%B0 +
, http://fr.dbpedia.org/resource/Double_data_rate +
, http://yago-knowledge.org/resource/Double_data_rate +
, http://no.dbpedia.org/resource/Double_data_rate +
, http://dbpedia.org/resource/Double_data_rate +
, http://zh.dbpedia.org/resource/%E5%8F%8C%E5%80%8D%E6%95%B0%E6%8D%AE%E9%80%9F%E7%8E%87 +
|
| rdf:type |
http://dbpedia.org/class/yago/Connection103091374 +
, http://dbpedia.org/class/yago/Artifact100021939 +
, http://dbpedia.org/class/yago/WikicatElectricalConnectors +
, http://dbpedia.org/class/yago/Instrumentality103575240 +
, http://dbpedia.org/class/yago/PhysicalEntity100001930 +
, http://dbpedia.org/class/yago/Object100002684 +
, http://dbpedia.org/class/yago/Whole100003553 +
|
| rdfs:comment |
Double Data Rate (DDR, engl., auch: double … Double Data Rate (DDR, engl., auch: double pumped) bezeichnet in der Computertechnik ein Verfahren, mit dem Daten auf einem Datenbus mit doppelter Datenrate übertragen werden können. Ähnliche Verfahren sind Quadruple Data Rate (QDR) mit vierfacher und Octal Data Rate (ODR) mit achtfacher Datenrate. Data Rate (ODR) mit achtfacher Datenrate.
, 在计算中，以双倍数据速率（英語：double data rate, DDR）运行的计算机总线在定时器信号的上下行信号边缘传输数据。此方式或称为双泵浦和双过渡。术语切换模式用于NAND闪存的上下文中。
, Double data rate je ve výpočetní technice … Double data rate je ve výpočetní technice metoda, při které jsou data přenášena s náběžnou i sestupnou hranou hodinového signálu. Dalšími používanými termíny jsou double pumped, dual-pumped a double transition. V oblasti NAND flash pamětí je používán termín toggle mode.ash pamětí je používán termín toggle mode.
, Un bus informatique ou une mémoire fonctio … Un bus informatique ou une mémoire fonctionnant en double data rate (« débit de données double »), ou DDR, transfère les données à la fois sur le front montant et sur le front descendant des impulsions d'horloge, ce qui a pour effet de doubler le débit du bus en évitant les problèmes de synchronisation (timing skew). La technique de DDR est utilisée pour différents bus et mémoires tels que :
* Front side bus ;
* Ultra 3 SCSI ;
* bus AGP ;
* DDR SDRAM. Ultra 3 SCSI ;
* bus AGP ;
* DDR SDRAM.
, Em computação, um barramento de computador operando com double data rate (em em português: taxa de transferência dobrada) transfere dados na subida e na descida do sinal de clock.
, DDR edo Double Data Rate SDRAM teknologiako memoria hegazkorra, moduluetan eskuragarriak. Datu-transferentzia erloju ziklo batean kanal bi desberdinetatik ahalbidetzen dute aldiberean.
, In computing, a computer bus operating wit … In computing, a computer bus operating with double data rate (DDR) transfers data on both the rising and falling edges of the clock signal. This is also known as double pumped, dual-pumped, and double transition. The term toggle mode is used in the context of NAND flash memory. used in the context of NAND flash memory.
|
| rdfs:label |
Double data rate
, Double Data Rate
, 双倍数据速率
|
