| http://dbpedia.org/ontology/abstract
|
Minimal instruction set computer (in acron … Minimal instruction set computer (in acronimo MISC) è un'architettura per microprocessori basata su un numero minimale di istruzioni. A volte è inteso come Mono Instruction Set Computer, cioè un processore che ha un'unica istruzione, che però è solitamente noto come one instruction set computer (OISC). Uno dei prodotti del tipo di maggior successo è l'INMOS Transputer. di maggior successo è l'INMOS Transputer.
, MISC (ang. Minimal Instruction Set Compute … MISC (ang. Minimal Instruction Set Computer) to architektura procesora z bardzo małą liczbą podstawowych operacji i odpowiadającymi im kodami operacji. Takie zestawy instrukcji są częściej oparte na stosie, niż na rejestrach, żeby zmniejszyć rozmiar określników operacji. Architektura maszyny stosowej jest właściwie prostsza od kiedy wszystkie instrukcje operują na szczycie większości zapisów w stosie. Rezultatem tego jest mniejszy zestaw instrukcji, mniejsza i szybsza jednostka do dekodowania instrukcji i szybsze wykonanie pojedynczych instrukcji. Gorszą stroną jest to, że instrukcje mają skłonność do posiadania większej liczby uzależnień sekwencyjnych, przez to zmniejszając liczbę instrukcji, które mogą być wykonywane jednocześnie. Najprawdopodobniej największym sukcesem komercyjnym MISC był INMOS transputer.sem komercyjnym MISC był INMOS transputer.
, Ο υπολογιστής μικρού συνόλου εντολών (Mini … Ο υπολογιστής μικρού συνόλου εντολών (Minimal Instruction Set Computer, MISC) είναι μια αρχιτεκτονική μικροεπεξεργαστών με πολύ μικρό αριθμό βασικών λειτουργιών και αντίστοιχων μνημονικών εντολών (opcodes). Αυτά τα σύνολα εντολών βασίζονται συνήθως στη στοίβα και όχι στους καταχωρητές, για να μειώσει το χώρο που χρειάζεται για να δηλώνονται οι τελεστές στις εντολές. Μια τέτοια αρχιτεκτονικής μηχανής στοίβας είναι πιο απλή γιατί όλες οι εντολές χρησιμοποιούν τα δεδομένα που βρίσκονται στο πάνω μέρος της στοίβας. Αυτό έχει ως αποτέλεσμα ένα μικρότερο σύνολο εντολών, μια μικρότερη και πιο γρήγορη μονάδα αποκωδικοποίησης εντολών, και γενικότερα τη γρηγορότερη εκτέλεση των ίδιων των εντολών. Το μειονέκτημα είναι ότι οι εντολές τείνουν να έχουν περισσότερες ακολουθιακές εξαρτήσεις, μειώνοντας τον παραλληλισμό σε επίπεδο εντολής (instruction-level parallelism). Οι αρχιτεκτονικές MISC μοιάζουν αρκετά με τη γλώσσα προγραμματισμού Forth και την εικονική μηχανή της Java. Ένα από τα πιο επιτυχημένα εμπορικά παραδείγματα MISC ήταν ο .χημένα εμπορικά παραδείγματα MISC ήταν ο .
, MISC (англ. minimal instruction set comput … MISC (англ. minimal instruction set computer — компьютер с минимальным набором команд) — вид процессорной архитектуры, предполагающий использование максимально простой системы команд с укладкой нескольких команд в одно большое слово (связку, bound) и стековую организацию. Иными словами, MISC-процессоры совмещают принципы RISC (упрощение системы команд) и VLIW («сверхдлинные командные слова»; выполнение группы логически непротиворечивых команд за один машинный такт). Порядок выполнения команд распределяется таким образом, чтобы в максимальной степени загрузить маршруты, по которым проходят потоки данных. Таким образом архитектура MISC объединила вместе суперскалярную и VLIW-концепции. Компоненты процессора просты и работают на высоких частотах, заодно процессорные ядра получаются сравнительно компактными. Как правило, для работы со стеком используются команды языка Форт. Существуют сверхкомпактные варианты, например, система команд одного из форт-процессоров состоит всего из 32 кодов операций. Системы команд JVM и .Net в таких аспектах, как использование стека и связка команд, могут рассматриваться как близкие к MISC, но по количеству используемых команд они нарушают один из основных принципов.д они нарушают один из основных принципов.
, MISC (англ. minimal instruction set comput … MISC (англ. minimal instruction set computer — «комп'ютер з мінімальним набором команд») — вид . Збільшення розрядності процесорів привело до ідеї укладання декількох команд в одне велике слово (bound), що цілком відповідає можливості процесорів одночасно виконувати декілька інструкцій або потоків даних. Крім цього, MISC використовує стекову модель обчислювального пристрою і основні команди роботи зі стеком мови Forth. Процесори з MISC, як і процесори RISC, характеризуються невеликим числом команд, які найчастіше зустрічаються. Разом з цим принцип «дуже довгих командних слів» (VLIW) забезпечує виконання групи несуперечливих команд за один цикл роботи процесора. Порядок виконання команд встановлюється таким чином, щоб досягти максимального завантаження маршрутів, за якими проходять потоки інструкцій та даних. Таким чином архітектура MISC об'єднала разом суперскалярну і VLIW концепції. Компоненти MISC-процесора прості і працюють на високих частотах.ора прості і працюють на високих частотах.
, Minimal instruction set computer (MISC) es … Minimal instruction set computer (MISC) est une architecture processeur avec un nombre d'opérations basiques (et d'opcodes correspondant) très réduit. De tels jeux d'instructions sont généralement basés sur une pile plutôt que sur des registres afin de réduire la taille des spécificateurs d'opérande. Une telle architecture de machine à pile est par nature plus simple de par le fait que toutes les instructions opèrent sur la plus haute des entrées de la pile. sur la plus haute des entrées de la pile.
, Minimal instruction set computer (MISC) is … Minimal instruction set computer (MISC) is a central processing unit (CPU) architecture, usually in the form of a microprocessor, with a very small number of basic operations and corresponding opcodes, together forming an instruction set. Such sets are commonly stack-based rather than register-based to reduce the size of operand specifiers. Such a stack machine architecture is inherently simpler since all instructions operate on the top-most stack entries. One result of the stack architecture is an overall smaller instruction set, allowing a smaller and faster instruction decode unit with overall faster operation of individual instructions.ster operation of individual instructions.
|
| http://dbpedia.org/ontology/thumbnail
|
http://commons.wikimedia.org/wiki/Special:FilePath/Pipeline%2C_4_stage.svg?width=300 +
|
| http://dbpedia.org/ontology/wikiPageExternalLink
|
http://greenarraychips.com/ +
, https://web.archive.org/web/20110721225302/http:/www.intellasys.net/index.php%3Foption=com_content&task=view&id=35 +
, http://www.ultratechnology.com/chips.htm +
|
| http://dbpedia.org/ontology/wikiPageID
|
3620266
|
| http://dbpedia.org/ontology/wikiPageLength
|
10845
|
| http://dbpedia.org/ontology/wikiPageRevisionID
|
1121163185
|
| http://dbpedia.org/ontology/wikiPageWikiLink
|
http://dbpedia.org/resource/Microcode +
, http://dbpedia.org/resource/Instruction-level_parallelism +
, http://dbpedia.org/resource/Addressing_mode +
, http://dbpedia.org/resource/Ballistic_Research_Laboratory +
, http://dbpedia.org/resource/8-bit_computing +
, http://dbpedia.org/resource/Microprocessor +
, http://dbpedia.org/resource/ENIAC +
, http://dbpedia.org/resource/MANIAC_I +
, http://dbpedia.org/resource/Programming_language +
, http://dbpedia.org/resource/CPUID +
, http://dbpedia.org/resource/Zero_instruction_set_computer +
, http://dbpedia.org/resource/Java_virtual_machine +
, http://dbpedia.org/resource/Commonwealth_Scientific_and_Industrial_Research_Organisation +
, http://dbpedia.org/resource/Processor_register +
, http://dbpedia.org/resource/UNIVAC_1101 +
, http://dbpedia.org/resource/Manchester_Baby +
, http://dbpedia.org/resource/University_of_Illinois +
, http://dbpedia.org/resource/Instruction_pipeline +
, http://dbpedia.org/resource/Floating-point_unit +
, http://dbpedia.org/resource/Stack_%28abstract_data_type%29 +
, http://dbpedia.org/resource/Complex_instruction_set_computer +
, http://dbpedia.org/resource/CSIRAC +
, http://dbpedia.org/resource/Read-only_memory +
, http://dbpedia.org/resource/Transputer +
, http://dbpedia.org/resource/STEREO +
, http://dbpedia.org/resource/ORDVAC +
, http://dbpedia.org/resource/Transistor_count +
, http://dbpedia.org/resource/File:Pipeline%2C_4_stage.svg +
, http://dbpedia.org/resource/Adele_Goldstine +
, http://dbpedia.org/resource/University_of_Illinois_at_Urbana%E2%80%93Champaign +
, http://dbpedia.org/resource/Speculative_execution +
, http://dbpedia.org/resource/NX_bit +
, http://dbpedia.org/resource/Branch_prediction +
, http://dbpedia.org/resource/Whirlwind_%28computer%29 +
, http://dbpedia.org/resource/Central_processing_unit +
, http://dbpedia.org/resource/Category:Instruction_processing +
, http://dbpedia.org/resource/Instruction_set +
, http://dbpedia.org/resource/Aberdeen_Proving_Ground +
, http://dbpedia.org/resource/University_of_Cambridge +
, http://dbpedia.org/resource/SEAC_%28computer%29 +
, http://dbpedia.org/resource/1-bit_computing +
, http://dbpedia.org/resource/Register_renaming +
, http://dbpedia.org/resource/IAS_machine +
, http://dbpedia.org/resource/Coprime +
, http://dbpedia.org/resource/SWAC_%28computer%29 +
, http://dbpedia.org/resource/ILLIAC +
, http://dbpedia.org/resource/Carbon_nanotube_computer +
, http://dbpedia.org/resource/Reduced_instruction_set_computer +
, http://dbpedia.org/resource/EDVAC +
, http://dbpedia.org/resource/Electronic_Delay_Storage_Automatic_Calculator +
, http://dbpedia.org/resource/Charles_H._Moore +
, http://dbpedia.org/resource/Microcontroller +
, http://dbpedia.org/resource/Multi-core_processor +
, http://dbpedia.org/resource/One-instruction_set_computer +
, http://dbpedia.org/resource/Stack_machine +
, http://dbpedia.org/resource/One_instruction_set_computer +
, http://dbpedia.org/resource/Victoria_University_of_Manchester +
, http://dbpedia.org/resource/Category:Central_processing_unit +
, http://dbpedia.org/resource/MESM +
, http://dbpedia.org/resource/Operand +
, http://dbpedia.org/resource/Pilot_ACE +
, http://dbpedia.org/resource/Opcode +
, http://dbpedia.org/resource/Load/store_architecture +
, http://dbpedia.org/resource/IBM_SSEC +
, http://dbpedia.org/resource/Manchester_Mark_1 +
, http://dbpedia.org/resource/Out-of-order_execution +
, http://dbpedia.org/resource/Forth_%28programming_language%29 +
, http://dbpedia.org/resource/Princeton_University +
, http://dbpedia.org/resource/BINAC +
|
| http://dbpedia.org/property/wikiPageUsesTemplate
|
http://dbpedia.org/resource/Template:Processor_technologies +
, http://dbpedia.org/resource/Template:Reflist +
, http://dbpedia.org/resource/Template:Short_description +
|
| http://purl.org/dc/terms/subject
|
http://dbpedia.org/resource/Category:Central_processing_unit +
, http://dbpedia.org/resource/Category:Instruction_processing +
|
| http://purl.org/linguistics/gold/hypernym
|
http://dbpedia.org/resource/Architecture +
|
| http://www.w3.org/ns/prov#wasDerivedFrom
|
http://en.wikipedia.org/wiki/Minimal_instruction_set_computer?oldid=1121163185&ns=0 +
|
| http://xmlns.com/foaf/0.1/depiction
|
http://commons.wikimedia.org/wiki/Special:FilePath/Pipeline%2C_4_stage.svg +
|
| http://xmlns.com/foaf/0.1/isPrimaryTopicOf
|
http://en.wikipedia.org/wiki/Minimal_instruction_set_computer +
|
| owl:sameAs |
http://www.wikidata.org/entity/Q922381 +
, http://uk.dbpedia.org/resource/MISC +
, http://dbpedia.org/resource/Minimal_instruction_set_computer +
, http://simple.dbpedia.org/resource/Minimal_instruction_set_computer +
, http://rdf.freebase.com/ns/m.09qf3k +
, https://global.dbpedia.org/id/55BAm +
, http://fr.dbpedia.org/resource/Minimal_instruction_set_computer +
, http://ru.dbpedia.org/resource/MISC +
, http://el.dbpedia.org/resource/Minimal_instruction_set_computer +
, http://it.dbpedia.org/resource/Minimal_instruction_set_computer +
, http://pl.dbpedia.org/resource/MISC +
|
| rdf:type |
http://dbpedia.org/class/yago/Instrumentality103575240 +
, http://dbpedia.org/class/yago/Object100002684 +
, http://dbpedia.org/class/yago/SemiconductorDevice104171831 +
, http://dbpedia.org/class/yago/Whole100003553 +
, http://dbpedia.org/class/yago/Artifact100021939 +
, http://dbpedia.org/class/yago/PhysicalEntity100001930 +
, http://dbpedia.org/class/yago/Chip103020034 +
, http://dbpedia.org/class/yago/Microprocessor103760310 +
, http://dbpedia.org/ontology/Company +
, http://dbpedia.org/class/yago/Conductor103088707 +
, http://dbpedia.org/class/yago/WikicatMicroprocessors +
, http://dbpedia.org/class/yago/Device103183080 +
|
| rdfs:comment |
MISC (англ. minimal instruction set comput … MISC (англ. minimal instruction set computer — компьютер с минимальным набором команд) — вид процессорной архитектуры, предполагающий использование максимально простой системы команд с укладкой нескольких команд в одно большое слово (связку, bound) и стековую организацию. Как правило, для работы со стеком используются команды языка Форт. Существуют сверхкомпактные варианты, например, система команд одного из форт-процессоров состоит всего из 32 кодов операций.ссоров состоит всего из 32 кодов операций.
, Ο υπολογιστής μικρού συνόλου εντολών (Mini … Ο υπολογιστής μικρού συνόλου εντολών (Minimal Instruction Set Computer, MISC) είναι μια αρχιτεκτονική μικροεπεξεργαστών με πολύ μικρό αριθμό βασικών λειτουργιών και αντίστοιχων μνημονικών εντολών (opcodes). Αυτά τα σύνολα εντολών βασίζονται συνήθως στη στοίβα και όχι στους καταχωρητές, για να μειώσει το χώρο που χρειάζεται για να δηλώνονται οι τελεστές στις εντολές. Μια τέτοια αρχιτεκτονικής μηχανής στοίβας είναι πιο απλή γιατί όλες οι εντολές χρησιμοποιούν τα δεδομένα που βρίσκονται στο πάνω μέρος της στοίβας. Αυτό έχει ως αποτέλεσμα ένα μικρότερο σύνολο εντολών, μια μικρότερη και πιο γρήγορη μονάδα αποκωδικοποίησης εντολών, και γενικότερα τη γρηγορότερη εκτέλεση των ίδιων των εντολών. Το μειονέκτημα είναι ότι οι εντολές τείνουν να έχουν περισσότερες ακολουθιακές εξαρτήσεις, μειώνοντας τορες ακολουθιακές εξαρτήσεις, μειώνοντας το
, Minimal instruction set computer (MISC) is … Minimal instruction set computer (MISC) is a central processing unit (CPU) architecture, usually in the form of a microprocessor, with a very small number of basic operations and corresponding opcodes, together forming an instruction set. Such sets are commonly stack-based rather than register-based to reduce the size of operand specifiers. Such a stack machine architecture is inherently simpler since all instructions operate on the top-most stack entries.ons operate on the top-most stack entries.
, MISC (англ. minimal instruction set comput … MISC (англ. minimal instruction set computer — «комп'ютер з мінімальним набором команд») — вид . Збільшення розрядності процесорів привело до ідеї укладання декількох команд в одне велике слово (bound), що цілком відповідає можливості процесорів одночасно виконувати декілька інструкцій або потоків даних. Крім цього, MISC використовує стекову модель обчислювального пристрою і основні команди роботи зі стеком мови Forth. Компоненти MISC-процесора прості і працюють на високих частотах.ора прості і працюють на високих частотах.
, MISC (ang. Minimal Instruction Set Compute … MISC (ang. Minimal Instruction Set Computer) to architektura procesora z bardzo małą liczbą podstawowych operacji i odpowiadającymi im kodami operacji. Takie zestawy instrukcji są częściej oparte na stosie, niż na rejestrach, żeby zmniejszyć rozmiar określników operacji. Architektura maszyny stosowej jest właściwie prostsza od kiedy wszystkie instrukcje operują na szczycie większości zapisów w stosie. Rezultatem tego jest mniejszy zestaw instrukcji, mniejsza i szybsza jednostka do dekodowania instrukcji i szybsze wykonanie pojedynczych instrukcji. Gorszą stroną jest to, że instrukcje mają skłonność do posiadania większej liczby uzależnień sekwencyjnych, przez to zmniejszając liczbę instrukcji, które mogą być wykonywane jednocześnie.i, które mogą być wykonywane jednocześnie.
, Minimal instruction set computer (in acron … Minimal instruction set computer (in acronimo MISC) è un'architettura per microprocessori basata su un numero minimale di istruzioni. A volte è inteso come Mono Instruction Set Computer, cioè un processore che ha un'unica istruzione, che però è solitamente noto come one instruction set computer (OISC). Uno dei prodotti del tipo di maggior successo è l'INMOS Transputer. di maggior successo è l'INMOS Transputer.
, Minimal instruction set computer (MISC) es … Minimal instruction set computer (MISC) est une architecture processeur avec un nombre d'opérations basiques (et d'opcodes correspondant) très réduit. De tels jeux d'instructions sont généralement basés sur une pile plutôt que sur des registres afin de réduire la taille des spécificateurs d'opérande. Une telle architecture de machine à pile est par nature plus simple de par le fait que toutes les instructions opèrent sur la plus haute des entrées de la pile. sur la plus haute des entrées de la pile.
|
| rdfs:label |
MISC
, Minimal instruction set computer
|
