| http://dbpedia.org/ontology/abstract
|
SR2201は、日立のスーパーコンピュータである。日立のウェブページではスーパコンピュータではなく並列コンピュータとしている。
, The Hitachi SR2201 was a distributed memor … The Hitachi SR2201 was a distributed memory parallel system that was introduced in March 1996 by Hitachi. Its processor, the 150 MHz HARP-1E based on the PA-RISC 1.1 architecture, solved the cache miss penalty by pseudo vector processing (PVP). In PVP, data was loaded by prefetching to a special register bank, bypassing the cache. Each processor had a peak performance of 300 MFLOPS, giving the SR2201 a peak performance of 600 GFLOPS. Up to 2048 RISC processors could be connected via a high-speed three-dimensional crossbar network, which was able to transfer data at 300 MB/s over each link. In February 1996, two 1024-node systems were installed at the University of Tokyo and the University of Tsukuba. The latter was extended to the non-commercial CP-PACS system. An upgrade to a 2048-node system, which reached a peak speed of 614 GFLOPS, was completed at the end of September 1996. The CP-PACS was run by the Center for Computational Physics, formed for that purpose. The 1024 processor system of the SR2201 achieved 220.4 GFLOPS on the LINPACK benchmark, which corresponded to 72% of the peak performance.rresponded to 72% of the peak performance.
, Hitachi SR2201 - суперкомпьютер с параллел … Hitachi SR2201 - суперкомпьютер с параллельной архитектурой и разделенной памятью, созданный компанией Hitachi в марте 1996 года в Японии. SR2201 - второе поколение распределённых параллельных систем компании Hitachi и развитие предыдущей системы SR2001. В системе использовались проприетарные BiCMOS-процессоры HARP-1E на основе архитектуры PA-RISC версия 1.1 с тактовой частотой 150 МГц и пиковой производительностью 300 Мфлопс, что позволяло SR2201 достигать теоретически пиковой производительности в 600 Гфлопс. Система позволяла соединить вместе до 2048 процессоров с помощью трёхмерной гипер-поперечной сети (3D, hyper crossbar network), обеспечивавшей передачу данных со скоростью 300 Мб/сек в любом направлении. скоростью 300 Мб/сек в любом направлении.
|
| http://dbpedia.org/ontology/wikiPageExternalLink
|
https://web.archive.org/web/20120104134918/http:/www.hitachi.co.jp/Prod/comp/hpc/eng/sr1.html +
, http://www.rccp.tsukuba.ac.jp/cppacs/project-e.html +
, https://www.ccs.tsukuba.ac.jp/eng/ +
|
| http://dbpedia.org/ontology/wikiPageID
|
29591831
|
| http://dbpedia.org/ontology/wikiPageLength
|
2691
|
| http://dbpedia.org/ontology/wikiPageRevisionID
|
1061497607
|
| http://dbpedia.org/ontology/wikiPageWikiLink
|
http://dbpedia.org/resource/PA-RISC +
, http://dbpedia.org/resource/TOP500 +
, http://dbpedia.org/resource/Hitachi +
, http://dbpedia.org/resource/Category:64-bit_computers +
, http://dbpedia.org/resource/Vector_processing +
, http://dbpedia.org/resource/Cache_miss +
, http://dbpedia.org/resource/Distributed_memory +
, http://dbpedia.org/resource/Category:Hitachi +
, http://dbpedia.org/resource/Category:Hitachi_supercomputers +
, http://dbpedia.org/resource/LINPACK +
, http://dbpedia.org/resource/Reduced_instruction_set_computer +
, http://dbpedia.org/resource/University_of_Tsukuba +
, http://dbpedia.org/resource/Cache_prefetching +
, http://dbpedia.org/resource/ASCI_Red +
, http://dbpedia.org/resource/Memory_bank +
, http://dbpedia.org/resource/Crossbar_switch +
, http://dbpedia.org/resource/Numerical_Wind_Tunnel +
, http://dbpedia.org/resource/Processor_register +
, http://dbpedia.org/resource/Parallel_computer +
, http://dbpedia.org/resource/University_of_Tokyo +
|
| http://dbpedia.org/property/title
|
http://dbpedia.org/resource/TOP500 +
|
| http://dbpedia.org/property/wikiPageUsesTemplate
|
http://dbpedia.org/resource/Template:S-bef +
, http://dbpedia.org/resource/Template:S-end +
, http://dbpedia.org/resource/Template:S-ach +
, http://dbpedia.org/resource/Template:S-ttl +
, http://dbpedia.org/resource/Template:S-start +
, http://dbpedia.org/resource/Template:S-aft +
, http://dbpedia.org/resource/Template:Hitachi +
|
| http://dbpedia.org/property/years
|
June 1996 – November 1996
|
| http://purl.org/dc/terms/subject
|
http://dbpedia.org/resource/Category:Hitachi +
, http://dbpedia.org/resource/Category:64-bit_computers +
, http://dbpedia.org/resource/Category:Hitachi_supercomputers +
|
| http://www.w3.org/ns/prov#wasDerivedFrom
|
http://en.wikipedia.org/wiki/Hitachi_SR2201?oldid=1061497607&ns=0 +
|
| http://xmlns.com/foaf/0.1/isPrimaryTopicOf
|
http://en.wikipedia.org/wiki/Hitachi_SR2201 +
|
| owl:sameAs |
https://global.dbpedia.org/id/4mVeJ +
, http://dbpedia.org/resource/Hitachi_SR2201 +
, http://yago-knowledge.org/resource/Hitachi_SR2201 +
, http://ja.dbpedia.org/resource/SR2201 +
, http://rdf.freebase.com/ns/m.0fq1wrn +
, http://ru.dbpedia.org/resource/Hitachi_SR2201 +
, http://www.wikidata.org/entity/Q5871675 +
|
| rdf:type |
http://dbpedia.org/class/yago/Machine103699975 +
, http://dbpedia.org/class/yago/DigitalComputer103196324 +
, http://dbpedia.org/class/yago/Object100002684 +
, http://dbpedia.org/class/yago/WikicatSupercomputers +
, http://dbpedia.org/class/yago/Device103183080 +
, http://dbpedia.org/class/yago/Artifact100021939 +
, http://dbpedia.org/class/yago/Supercomputer104358117 +
, http://dbpedia.org/class/yago/Computer103082979 +
, http://dbpedia.org/class/yago/Instrumentality103575240 +
, http://dbpedia.org/class/yago/Mainframe103711711 +
, http://dbpedia.org/class/yago/PhysicalEntity100001930 +
, http://dbpedia.org/class/yago/Whole100003553 +
|
| rdfs:comment |
Hitachi SR2201 - суперкомпьютер с параллел … Hitachi SR2201 - суперкомпьютер с параллельной архитектурой и разделенной памятью, созданный компанией Hitachi в марте 1996 года в Японии. SR2201 - второе поколение распределённых параллельных систем компании Hitachi и развитие предыдущей системы SR2001. В системе использовались проприетарные BiCMOS-процессоры HARP-1E на основе архитектуры PA-RISC версия 1.1 с тактовой частотой 150 МГц и пиковой производительностью 300 Мфлопс, что позволяло SR2201 достигать теоретически пиковой производительности в 600 Гфлопс. Система позволяла соединить вместе до 2048 процессоров с помощью трёхмерной гипер-поперечной сети (3D, hyper crossbar network), обеспечивавшей передачу данных со скоростью 300 Мб/сек в любом направлении. скоростью 300 Мб/сек в любом направлении.
, The Hitachi SR2201 was a distributed memor … The Hitachi SR2201 was a distributed memory parallel system that was introduced in March 1996 by Hitachi. Its processor, the 150 MHz HARP-1E based on the PA-RISC 1.1 architecture, solved the cache miss penalty by pseudo vector processing (PVP). In PVP, data was loaded by prefetching to a special register bank, bypassing the cache. Each processor had a peak performance of 300 MFLOPS, giving the SR2201 a peak performance of 600 GFLOPS. Up to 2048 RISC processors could be connected via a high-speed three-dimensional crossbar network, which was able to transfer data at 300 MB/s over each link. transfer data at 300 MB/s over each link.
, SR2201は、日立のスーパーコンピュータである。日立のウェブページではスーパコンピュータではなく並列コンピュータとしている。
|
| rdfs:label |
SR2201
, Hitachi SR2201
|
