| http://dbpedia.org/ontology/abstract
|
El nodo de 10 nanómetros (10 nm) es el nod … El nodo de 10 nanómetros (10 nm) es el nodo de tecnología que sigue al nodo de 14 nm, y categoría 10 nm quiere decir chips fabricados usando tecnologías de proceso entre 10 y 20 nanómetros. La nomenclatura original de este nodo de tecnología como "11 nm" viene de la Hoja de Ruta Internacional de Tecnología para Semiconductores (ITRS). Según la edición de 2007 de esta hoja de ruta, en el año 2022, el half-pitch (paso medio) (es decir, la mitad de la distancia entre celdas idénticas en una matriz) para una DRAM debería ser de 11 nm, aunque la Arquitectura y Modelo de Cadencia de Silicio de Intel coloca su nodo de 10 nm más cerca del año 2015. , en ese momento ejerciendo como Director Tecnológico de Intel, reivindicó en 2008 que Intel ve un "camino claro" hacia el nodo de 10 nm. En el nodo de 11 nm en 2015, Intel espera utilizar un half-pitch de alrededor de 21 nm. El jefe científico de Nvidia, , afirma que ellos también llegarán a semiconductores de 11 nm en 2015, una transición que afirma será facilitada principalmente a través de las nuevas herramientas de automatización de diseño electrónico. Esta regla de diseño es probable que se obtenga por patrones múltiples, dada la dificultad de aplicar la litografía EUV en 2015. Mientras que el plan de trabajo se ha basado en la extensión continua de la tecnología CMOS, aunque este plan no garantiza que los CMOS basados en silicio lleguen tan lejos. Esto es de esperar, ya que la longitud de la puerta de este nodo puede ser menor que 6 nm, y el correspondiente espesor del dieléctrico de la puerta sea monocapa o incluso menos. Las estimaciones indican que los transistores de estas dimensiones se ven afectados de manera significativa por el efecto túnel. Como resultado de ello, se han propuesto extensiones no-silicio de CMOS, utilizando materiales III-V o nanotubos/nanohilos, así como plataformas no-CMOS, incluyendo la electrónica molecular, la electrónica basada en el spin (espintrónica), y los . Por lo tanto, en este nodo empieza el principio práctico de la nanoelectrónica. Debida a la amplia utilización de los dieléctricos ultra-low-k como polímeros spin-on u otros materiales porosos, la litografía convencional, el grabado, o incluso procesos de pulido mecánico-químicos es poco probable que sean usados ya que estos materiales contienen una alta densidad de huecos. En escalas de ~ 10 nm el efecto túnel, especialmente a través de los huecos, se convierte en un fenómeno importante. El control de los huecos en estas escalas por medio de electromigración puede producir propiedades eléctricas interesantes en sí mismas. El efecto túnel puede no ser una desventaja cuando su efecto sobre el comportamiento del dispositivo es completamente conocido y usado en el diseño. En los transistores futuros puede haber canales aislantes. Una función de onda del electrón decae exponencialmente en una región "clásicamente prohibida" a una velocidad que puede ser controlada por el voltaje de la puerta. Los efectos de interferencia también son posibles. Una opción alternativa es canales más pesados en semiconductores de masas. Datos de microscopía de emisión fotoelectrónica (PEEM) se han utilizado para demostrar que los electrones de baja energía ~ 1.35 eV podrían viajar hasta ~ 15 nm en SiO2, a pesar de la longitud de atenuación medida promedio de 1,18 nm.de atenuación medida promedio de 1,18 nm.
, 10纳米制程是半导体制造制程的一个水準。
, 10 nanòmetres (10 nm) és una tecnologia de … 10 nanòmetres (10 nm) és una tecnologia de fabricació de semiconductors en què els components tenen una dimensió de 10 nm. És una millora de la tecnologia de 14 nm. La llei de Moore diu que la superfície és redueix a la meitat cada 2 anys, per tant el costat del quadrat de la nova tecnologia serà de . Sabent que els àtoms de silici tenen una distància entre ells de 0,543 nm, llavors el transistor té de l'ordre de 18 àtoms de llargada.tor té de l'ordre de 18 àtoms de llargada.
, 10 nm désigne le procédé de fabrication de … 10 nm désigne le procédé de fabrication des semi-conducteurs qui succède au procédé 14 nm de fabrication par CMOS. La technologie apparaît sur le marché en 2017 dans le microprocesseur Snapdragon 835 fabriqué par Qualcomm et utilisé dans le smartphone Galaxy S8 assemblé par Samsung. Il est suivi par le SoC A10X d'Apple, fabriqué par TSMC et utilisé dans la tablette tactile iPad Pro. En 2015, la gamme Cannonlake d'Intel est annoncée pour 2017. Mais, en 2018, la production en volume de la technologie 10 nm est à nouveau repoussée pour 2019. Selon la feuille de route de l'ITRS, le successeur du 10 nm sera la technologie 7 nm.cesseur du 10 nm sera la technologie 7 nm.
, Il processo costruttivo a 10 nm (10 nanome … Il processo costruttivo a 10 nm (10 nanometri), inizialmente 11 nm secondo l'International Technology Roadmap for Semiconductors, è l'evoluzione del processo a 14 nm utilizzato per i microprocessori Intel e AMD (oltre che per altri tipi di circuiti realizzati da altre società del settore) e la sua introduzione, inizialmente prevista per la fine del 2016 è stata posticipata alla seconda metà del 2017. Il nome esatto per questo stadio della tecnologia proviene dalla International Technology Roadmap for Semiconductors (ITRS), che tuttavia nella sua roadmap aveva segnato come tecnologie future la soglia dei 16 nm nel 2015 (poi aggiornata ai 14 nm del 2013) e degli 11 nm nel 2022 (poi aggiornata ai 10 nm del 2015). Il termine "10 nm" indica la dimensione media del gate di ogni singolo transistor. Per avere un'idea di cosa voglia dire "10 nm" basti considerare che il virus dell'HIV è grande circa 120 nm, un globulo rosso umano circa 6000-8000 nm e un capello quasi 80000 nm. I vantaggi nel passare a questo processo costruttivo e, più in generale, a cercare di migliorare sempre più la miniaturizzazione, sono molteplici: si va dal miglioramento della resa produttiva con conseguente abbattimento di costi (più un processore è "piccolo" e più processori possono essere fabbricati con un solo wafer), passando per la possibilità di integrare un numero di transistor sempre maggiore con conseguente aumento della potenza elaborativa. Una delle prime CPU a 10 nm è lo Snapdragon 835 di Qualcomm, seguita dall'Helio X30 di MediaTek.lcomm, seguita dall'Helio X30 di MediaTek.
, In semiconductor fabrication, the Internat … In semiconductor fabrication, the International Technology Roadmap for Semiconductors (ITRS) defines the 10 nm process as the MOSFET technology node following the 14 nm node. "10 nm class" denotes chips made using process technologies between 10 and 20 nm. All production "10 nm" processes are based on FinFET (fin field-effect transistor) technology, a type of multi-gate MOSFET technology that is a non-planar evolution of planar silicon CMOS technology. Samsung first started their production of 10 nm-class chips in 2013 for their multi-level cell (MLC) flash memory chips, followed by their SoCs using their 10 nm process in 2016. TSMC began commercial production of 10 nm chips in 2016, and Intel later began production of 10 nm chips in 2018. Since 2009, however, "node" has become a commercial name for marketing purposes that indicates new generations of process technologies, without any relation to gate length, metal pitch or gate pitch. For example, GlobalFoundries' 7 nm processes are similar to Intel's 10 nm process, thus the conventional notion of a process node has become blurred. TSMC and Samsung's 10 nm processes are somewhere between Intel's 14 nm and 10 nm processes in transistor density. The transistor density (number of transistors per square millimetre) is more important than transistor size, since smaller transistors no longer necessarily mean improved performance, or an increase in the number of transistors. an increase in the number of transistors.
|
| http://dbpedia.org/ontology/wikiPageID
|
16567591
|
| http://dbpedia.org/ontology/wikiPageLength
|
24117
|
| http://dbpedia.org/ontology/wikiPageRevisionID
|
1117870037
|
| http://dbpedia.org/ontology/wikiPageWikiLink
|
http://dbpedia.org/resource/Semiconductor_device_fabrication +
, http://dbpedia.org/resource/Single_crystal +
, http://dbpedia.org/resource/N-type_semiconductor +
, http://dbpedia.org/resource/Tsu-Jae_King_Liu +
, http://dbpedia.org/resource/GlobalFoundries +
, http://dbpedia.org/resource/Germanium +
, http://dbpedia.org/resource/Semiconducting +
, http://dbpedia.org/resource/CMOS +
, http://dbpedia.org/resource/Jeffrey_Bokor +
, http://dbpedia.org/resource/Apple_Inc. +
, http://dbpedia.org/resource/IPad_Pro +
, http://dbpedia.org/resource/Tiger_Lake +
, http://dbpedia.org/resource/Apple_A10X +
, http://dbpedia.org/resource/Chenming_Hu +
, http://dbpedia.org/resource/Silicon +
, http://dbpedia.org/resource/Crystalline +
, http://dbpedia.org/resource/GeForce_30_series +
, http://dbpedia.org/resource/Micron_Technology +
, http://dbpedia.org/resource/Semiconductors +
, http://dbpedia.org/resource/Samsung_Electronics +
, http://dbpedia.org/resource/14_nm_process +
, http://dbpedia.org/resource/Mass_production +
, http://dbpedia.org/resource/Thin_films +
, http://dbpedia.org/resource/Dawon_Kahng +
, http://dbpedia.org/resource/Multi-level_cell +
, http://dbpedia.org/resource/7_nm +
, http://dbpedia.org/resource/System_on_a_chip +
, http://dbpedia.org/resource/Gate_oxide +
, http://dbpedia.org/resource/Category:International_Technology_Roadmap_for_Semiconductors_lithography_nodes +
, http://dbpedia.org/resource/Bijan_Davari +
, http://dbpedia.org/resource/EMMC +
, http://dbpedia.org/resource/Multi-gate_MOSFET +
, http://dbpedia.org/resource/UC_Berkeley +
, http://dbpedia.org/resource/Field-effect_transistor +
, http://dbpedia.org/resource/Semiconductor_fabrication +
, http://dbpedia.org/resource/MOSFET +
, http://dbpedia.org/resource/Apple_A11 +
, http://dbpedia.org/resource/Multiple_patterning +
, http://dbpedia.org/resource/IBM +
, http://dbpedia.org/resource/Bipolar_transistors +
, http://dbpedia.org/resource/Tungsten +
, http://dbpedia.org/resource/Pat_Gelsinger +
, http://dbpedia.org/resource/Mohamed_Atalla +
, http://dbpedia.org/resource/Gold +
, http://dbpedia.org/resource/Cannon_Lake_%28microarchitecture%29 +
, http://dbpedia.org/resource/Samsung +
, http://dbpedia.org/resource/Intel +
, http://dbpedia.org/resource/Nanometric +
, http://dbpedia.org/resource/Flash_memory +
, http://dbpedia.org/resource/FinFET +
, http://dbpedia.org/resource/Nanometre +
, http://dbpedia.org/resource/7_nm_process +
, http://dbpedia.org/resource/Semiconductor_substrate +
, http://dbpedia.org/resource/Galaxy_S8 +
, http://dbpedia.org/resource/TSMC +
, http://dbpedia.org/resource/Taiwan_Semiconductor_Manufacturing_Company +
, http://dbpedia.org/resource/International_Technology_Roadmap_for_Semiconductors +
, http://dbpedia.org/resource/Dynamic_random-access_memory +
, http://dbpedia.org/resource/Transistor_density +
, http://dbpedia.org/resource/Technology_node +
, http://dbpedia.org/resource/Frequency +
|
| http://dbpedia.org/property/list
|
http://dbpedia.org/resource/Semiconductor_device_fabrication +
, http://dbpedia.org/resource/MOSFET +
|
| http://dbpedia.org/property/next
|
7.0
|
| http://dbpedia.org/property/prev
|
14.0
|
| http://dbpedia.org/property/wikiPageUsesTemplate
|
http://dbpedia.org/resource/Template:Unknown +
, http://dbpedia.org/resource/Template:Short_description +
, http://dbpedia.org/resource/Template:Authority_control +
, http://dbpedia.org/resource/Template:Reflist +
, http://dbpedia.org/resource/Template:Use_dmy_dates +
, http://dbpedia.org/resource/Template:Citation_needed +
, http://dbpedia.org/resource/Template:Sequence +
, http://dbpedia.org/resource/Template:Notelist +
, http://dbpedia.org/resource/Template:For +
, http://dbpedia.org/resource/Template:Semiconductor_manufacturing_processes +
, http://dbpedia.org/resource/Template:Main +
, http://dbpedia.org/resource/Template:Yes +
, http://dbpedia.org/resource/Template:Nbsp +
, http://dbpedia.org/resource/Template:Efn +
|
| http://purl.org/dc/terms/subject
|
http://dbpedia.org/resource/Category:International_Technology_Roadmap_for_Semiconductors_lithography_nodes +
|
| http://www.w3.org/ns/prov#wasDerivedFrom
|
http://en.wikipedia.org/wiki/10_nm_process?oldid=1117870037&ns=0 +
|
| http://xmlns.com/foaf/0.1/isPrimaryTopicOf
|
http://en.wikipedia.org/wiki/10_nm_process +
|
| owl:sameAs |
https://global.dbpedia.org/id/3KkLG +
, http://zh.dbpedia.org/resource/10%E7%BA%B3%E7%B1%B3%E5%88%B6%E7%A8%8B +
, http://dbpedia.org/resource/10_nm_process +
, http://www.wikidata.org/entity/Q3596942 +
, http://fr.dbpedia.org/resource/10_nm +
, http://ca.dbpedia.org/resource/10_nan%C3%B2metres +
, http://pt.dbpedia.org/resource/10_nan%C3%B4metros +
, http://es.dbpedia.org/resource/10_nan%C3%B3metros +
, http://it.dbpedia.org/resource/10_nm +
|
| rdfs:comment |
10纳米制程是半导体制造制程的一个水準。
, El nodo de 10 nanómetros (10 nm) es el nod … El nodo de 10 nanómetros (10 nm) es el nodo de tecnología que sigue al nodo de 14 nm, y categoría 10 nm quiere decir chips fabricados usando tecnologías de proceso entre 10 y 20 nanómetros. La nomenclatura original de este nodo de tecnología como "11 nm" viene de la Hoja de Ruta Internacional de Tecnología para Semiconductores (ITRS). Según la edición de 2007 de esta hoja de ruta, en el año 2022, el half-pitch (paso medio) (es decir, la mitad de la distancia entre celdas idénticas en una matriz) para una DRAM debería ser de 11 nm, aunque la Arquitectura y Modelo de Cadencia de Silicio de Intel coloca su nodo de 10 nm más cerca del año 2015. , en ese momento ejerciendo como Director Tecnológico de Intel, reivindicó en 2008 que Intel ve un "camino claro" hacia el nodo de 10 nm. En el nodo aro" hacia el nodo de 10 nm. En el nodo
, In semiconductor fabrication, the Internat … In semiconductor fabrication, the International Technology Roadmap for Semiconductors (ITRS) defines the 10 nm process as the MOSFET technology node following the 14 nm node. "10 nm class" denotes chips made using process technologies between 10 and 20 nm.process technologies between 10 and 20 nm.
, 10 nm désigne le procédé de fabrication de … 10 nm désigne le procédé de fabrication des semi-conducteurs qui succède au procédé 14 nm de fabrication par CMOS. La technologie apparaît sur le marché en 2017 dans le microprocesseur Snapdragon 835 fabriqué par Qualcomm et utilisé dans le smartphone Galaxy S8 assemblé par Samsung. Il est suivi par le SoC A10X d'Apple, fabriqué par TSMC et utilisé dans la tablette tactile iPad Pro. En 2015, la gamme Cannonlake d'Intel est annoncée pour 2017. Mais, en 2018, la production en volume de la technologie 10 nm est à nouveau repoussée pour 2019.e 10 nm est à nouveau repoussée pour 2019.
, Il processo costruttivo a 10 nm (10 nanome … Il processo costruttivo a 10 nm (10 nanometri), inizialmente 11 nm secondo l'International Technology Roadmap for Semiconductors, è l'evoluzione del processo a 14 nm utilizzato per i microprocessori Intel e AMD (oltre che per altri tipi di circuiti realizzati da altre società del settore) e la sua introduzione, inizialmente prevista per la fine del 2016 è stata posticipata alla seconda metà del 2017. Una delle prime CPU a 10 nm è lo Snapdragon 835 di Qualcomm, seguita dall'Helio X30 di MediaTek.lcomm, seguita dall'Helio X30 di MediaTek.
, 10 nanòmetres (10 nm) és una tecnologia de … 10 nanòmetres (10 nm) és una tecnologia de fabricació de semiconductors en què els components tenen una dimensió de 10 nm. És una millora de la tecnologia de 14 nm. La llei de Moore diu que la superfície és redueix a la meitat cada 2 anys, per tant el costat del quadrat de la nova tecnologia serà de . Sabent que els àtoms de silici tenen una distància entre ells de 0,543 nm, llavors el transistor té de l'ordre de 18 àtoms de llargada.tor té de l'ordre de 18 àtoms de llargada.
|
| rdfs:label |
10 nanômetros
, 10 nm
, 10纳米制程
, 10 nanòmetres
, 10 nanómetros
, 10 nm process
|
